Intel is going all-in on advanced chip packaging

> Source: Ars_Technica

// Problem

AI演算の高度化に伴い、従来のモノリシックなチップ微細化だけでは性能向上と電力効率の確保が限界に達している。また、高性能なAIチップには、プロセッサ、メモリ、インターコネクトを極めて高密度かつ低レイテンシで統合する高度な実装技術が求められている。

// Approach

Intelは、ダイ間の接続を微細なブリッジで行うEMIBや、ダイを垂直に積層するFoverosといった独自のパッケージング技術を展開している。さらに、電力効率と信号整合性を向上させた次世代技術「EMIB-T」を投入し、顧客のニーズに合わせた柔軟な製造プロセスを提供しようとしている。

// Result

パッケージング事業の収益を10億ドル以上に引き上げる計画であり、GoogleやAmazonといったハイパースケーラーとの契約獲得を狙う。製造プロセスの柔軟性を武器に、TSMCが支配する半導体市場におけるシェア奪還と、AI時代の新たな標準確立を目指している。

Senior Engineer Insight

> ムーアの法則が物理的限界に達する中、パッケージング技術による性能向上は不可避な潮流だ。IntelのEMIB-Tが目指す電力効率と信号整合性の向上は、AI演算におけるレイテンシ低減に直結する。特筆すべきは、他社製ウェハの受け入れを可能にする「柔軟な製造モデル」だ。これが実現すれば、設計の自由度は飛躍的に高まる。ただし、TSMCとのシェア争いや、巨額の設備投資に伴うキャッシュフローのリスク、そして顧客がTSMCとの関係性を考慮してIntel採用を躊躇する政治的リスクを、技術実装の観点からも注視すべきである。